• 电气电子工程师学测试平台发电机有助于分析、模拟和测试一个模块编写使用电气电子工程师学会硬件的描述语言。 把它的另一种方式，它使电路的创造者来测试他们的设计以安全的方式之前实施。

    正如其名称所暗示，这个应用程序的目的是为产生电气电子工程师学测试平台，可以把一个试验使用随机的输入。 此外，它是在方便用于创建modelim,ncsim汇编和其他类型的模拟脚本。

    写使用Java编程语言，电气电子工程师学测试平台发电机部署作为一个简单的罐子文件。 使用前，必须经过环境设置的过程。 首先，你必须设置EDAUTILS_LICENSE_KEY环境变量。 然后，运行'setup_env'的文件和使用的下列命令：

    设置EDAUTILS_ROOT=D:mpDesignPlayer-win32.x86_64 1MAY2014(本的安装目录)

    设置路="%的道路%;%EDAUTILS_ROOT%"

    一旦EDAUTILS根路径是设定，你可以启动程序使用两个以下命令：

    1. gentbvlog-在simple_and的。v-顶simple_and出edautils_tech_tb的。v[+incdir+dir1+dir2]-时钟"clk1@8{1:2}"-钟clk2-第一rst1-第一个"rst2{1@5:0@50:1@150}"

    2. java com.欧盟。miscedautils的。gentbvlog的。GenTBVlog-在simple_and的。v-顶simple_and出edautils_tech_tb的。v[+incdir+dir1+dir2]-时钟"clk1@8{1:2}"-钟clk2部rest1-其他"rest2{1@5:0@50:1@150}"，其中：

    钟是一个时钟

    rest2是重置。

    电气电子工程师学测试平台发电机只能运行的命令，使现有知识的共同的命令和了解控制是必需的。

  • Verilog Testbench जनरेटर की सुविधा विश्लेषण, सिमुलेशन और परीक्षण के एक मॉड्यूल का उपयोग कर लिखा Verilog हार्डवेयर वर्णन भाषा है । यह डाल करने के लिए एक और तरीका है, यह सक्षम बनाता है सर्किट का परीक्षण करने के रचनाकारों उनके डिजाइन में एक सुरक्षित तरीके से अमल करने के पहले.

    जैसा कि इसके नाम का तात्पर्य, इस आवेदन के उद्देश्य उत्पन्न करने के लिए Verilog testbenches जा सकता है कि डाल करने के लिए एक परीक्षण का उपयोग कर यादृच्छिक इनपुट. इसके अतिरिक्त, यह काम में आता है बनाने के लिए modelim, ncsim compilations और अन्य प्रकार के सिमुलेशन स्क्रिप्ट है ।

    लिखा जावा प्रोग्रामिंग भाषा के उपयोग, Verilog Testbench जनरेटर तैनात किया गया है के रूप में एक साधारण जार फ़ाइल है । यह प्रयोग करने से पहले, आप के माध्यम से जाना चाहिए वातावरण सेटअप प्रक्रिया. साथ शुरू करने के लिए, आप सेट करना होगा EDAUTILS_LICENSE_KEY वातावरण चर । तो, चलाने के लिए 'setup_env' फ़ाइल और निम्न आदेश का उपयोग:

    सेट EDAUTILS_ROOT=डी: mpDesignPlayer-win32.x86_64 1MAY2014 ( इस स्थापना निर्देशिका )

    सेट पथ="%पथ%;%EDAUTILS_ROOT% में"

    एक बार EDAUTILS रूट पथ सेट है, आप शुरू कर सकते हैं उपयोगिता का उपयोग कर के एक दो निम्न आदेश:

    1. gentbvlog में simple_and.v -शीर्ष simple_and -बाहर edautils_tech_tb.v [+incdir+dir1+dir2] -clk "clk1@8{in1:in2}" -clk clk2 -rst rst1 -rst "rst2{1@5:0@50:1@150}"

    2. जावा com.यूरोपीय संघ.miscedautils.gentbvlog.GenTBVlog में simple_and.v -शीर्ष simple_and -बाहर edautils_tech_tb.v [+incdir+dir1+dir2] -clk "clk1@8{in1:in2}" -clk clk2 -आराम rest1 -बाकी "rest2{1@5:0@50:1@150}, जहां":

    clk है घड़ियों की एक

    rest2 है रीसेट करें ।

    Verilog Testbench जनरेटर केवल रन कमांड प्रॉम्प्ट में, तो पूर्व ज्ञान के आम आदेशों की समझ और सांत्वना की आवश्यकता है ।

  • Verilog Testbench Generator facilitates the analysis, simulation and testing of a module written using the Verilog hardware description language. To put it another way, it enables circuit creators to test their designs in a secure manner prior to implementation.

    As its name implies, this application aims to generate Verilog testbenches that can be put to a test using random input. Additionally, it comes in handy for creating modelim, ncsim compilations and other types of simulation scripts.

    Written using the Java programming language, Verilog Testbench Generator is deployed as a simple JAR file. Before using it, you must go through the environment setup process. To begin with, you must set the EDAUTILS_LICENSE_KEY environment variable. Then, run the ‘setup_env’ file and use the following commands:

    set EDAUTILS_ROOT=D: mpDesignPlayer-win32.x86_641MAY2014 ( this installation directory )

    set PATH="%path%;%EDAUTILS_ROOT%in"

    Once the EDAUTILS root path is set, you can launch the utility using one of the two following commands:

    1. gentbvlog -in simple_and.v -top simple_and -out edautils_tech_tb.v [+incdir+dir1+dir2] -clk "clk1@8{in1:in2}" -clk clk2 -rst rst1 -rst "rst2{1@5:0@50:1@150}"

    2. java com.eu.miscedautils.gentbvlog.GenTBVlog -in simple_and.v -top simple_and -out edautils_tech_tb.v [+incdir+dir1+dir2] -clk "clk1@8{in1:in2}" -clk clk2 -rest rest1 -rest "rest2{1@5:0@50:1@150}", where:

    clk is one of the clocks

    rest2 is the reset.

    Verilog Testbench Generator only runs in the command prompt, so prior knowledge of common commands and understanding of the console is required.