• 电气电子工程师学会RTL预处理器是设计为一个开放的来源和方便的电气电子工程师学会处理实用工具。 这个工具的目的是用于电气电子工程师学会的用户要进行预处理他们的电气电子工程师学会的文件基础的各种编译器的指令。

    该软件已经实现Java编程语言，并被包装为一个罐子的文件。

  • Verilog RTL पूर्वप्रक्रमक डिजाइन किया गया था के रूप में एक खुला स्रोत और आसान verilog preprocessing उपयोगिता है । इस उपकरण के लिए बनाया गया है verilog चाहते हैं कि उपयोगकर्ताओं के लिए preprocess उनके verilog फ़ाइलों के आधार पर विभिन्न संकलक निर्देश दिये ।

    इस सॉफ्टवेयर में लागू किया गया है जावा प्रोग्रामिंग भाषा और पैक किया गया था के रूप में एक जार फ़ाइल है ।

  • Verilog RTL PreProcessor was designed as an Open Source and handy verilog preprocessing utility. This tool is designed for verilog users that want to preprocess their verilog files based upon various compiler directives.

    This software has been implemented in the Java programming language and was packed as a JAR file.