• verilogparser是一个简单、易获得和方便分析器已经开发了用于那些想要自己设计的实用工具，围绕数RTL。

    这种分析器已经开发了在Java，以便使它独立于平台的。 它读RTL及填充其内部数据结构。

    有Api取的设计数据库中的信息，有Api阐述每一个元件的设计与表达的评价能力。

  • verilogparser है एक सरल, सुलभ और आसान पार्सर है कि विकसित किया गया है जो उन लोगों के लिए चाहते हैं डिजाइन करने के लिए अपने स्वयं के उपयोगिता के आसपास verilog RTL.

    इस पार्सर किया गया है जावा में विकसित करने के लिए आदेश में यह स्वतंत्र मंच है । यह पढ़ता है RTL और भरता है अपने आंतरिक डेटा संरचनाओं.

    वहाँ रहे हैं APIs को निकालने के लिए, डिजाइन डेटाबेस से जानकारी, वहाँ रहे हैं APIs विस्तृत करने के लिए हर तत्व के डिजाइन के साथ-साथ अभिव्यक्ति मूल्यांकन क्षमताओं.

  • verilogparser is a simple, accessible and handy parser that's been developed for those who want to design their own utility around verilog RTL.

    This parser has been developed in Java in order to make it platform independent. It reads RTL and populates its internal data structures.

    There are APIs to extract the design information from the database, there are APIs to elaborate every element of design along with expression evaluation capabilities.